PAT-NO: JP404091422A **DOCUMENT-IDENTIFIER:** JP **04091422** A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: March 24, 1992

INVENTOR-INFORMATION:

NAME COUNTRY

FURUTA, ISAO

ASSIGNEE-INFORMATION:

NAME COUNTRY

MITSUBISHI ELECTRIC CORP N/A

APPL-NO: JP02206261

APPL-DATE: August 1, 1990

INT-CL (IPC): H01L021/02 , H01L021/3205 , H01L023/60 , H01L027/092

US-CL-CURRENT: 174/126.3 , 438/464

ABSTRACT:

PURPOSE: To prevent an electrostatic breakdown in the central part of a wafer and to obtain a semiconductor device which is provided with measures to prevent the electrostatic breakdown irrespective of the diameter of the wafer by a method wherein conductive wiring are arranged on respective dicing lines of a wafer chip and an electrified electric charge generated during the production process of the semiconductor device is made to escape via the conductive wiring.

CONSTITUTION: Conductive wiring 8 are arranged on respective dicing lines of a wafer chip; and an electrified electric charge generated during the production process of a semiconductor device is made to escape via the conductive wiring 8. For example, conductive wiring 8 which is arranged on dicing lines is arranged in a grid shape on a wafer; polysilicon of the same material as that of the wafer or a polycide is left around the circumference of the wafer so as to be grounded to an apparatus satisfactorily. Thereby, the electrification on the wafer is not distributed unevenly around the center, a leakage path (leakage resistance) is reduced, the electrification is hardly to caused and this method is effective as measures to prevent an electrostatic breakdown at an ion implantation operation or the like. Since an electrification amount is not dependent on the diameter of the wafer, this method is effective especially for large-diameter wafers.

COPYRIGHT: (C) 1992, JPO& Japio

⑩ 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-91422

H 01 L

®Int. Cl. 5 H 01 L 21/02 21/3205 23/60

識別記号 庁内整理番号 Z 8518-4M

69公開 平成 4年(1992) 3月24日

6810-4M 6810-4M 6918-4M 7735-4M 21/88 23/56 В S Ĕ Z

3 2 1 27/08

審査請求 未請求 請求項の数 1 (全6頁)

60発明の名称 半導体装置の製造方法

27/092

创特 願 平2-206261

29出 願 平2(1990)8月1日

@発 明 者 古 Ħ 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

製作所内

の出 願 三菱電機株式会社 人

東京都千代田区丸の内2丁目2番3号

外2名 199代理 人 弁理士 大岩 増雄

1、発明の名称

半導体装置の製造方法

2. 特許請求の範囲

ウェハチッ プのそれぞれのダイ シングライン上 に、導電性の配線を配置し、この導電性の配線を 介して半導体装置の製造工程中に発生する帯電電 荷を逸がすことを特徴とする半導体装置の製造方

3. 発明の詳細な説明

[産業上の利用分野]

この発明は、半導体装置の製造工程における静 電破壊を防止した半導体装置の製造方法に関する ものである。

〔従来の技術〕

MOS型半導体集積回路の製造方法において、 ソース・ドレインの形成およびポリシリコン配線 等に高濃度イオン注入を行うが、スループットの 関係で、大電流のイオンビームを用いる。その際、 ウェハが帯電し、その帯電によってMOSトラン

ジスタないしはMOSキャ パシタが破壊されると いう問題が発生し、製造上大きな損失となってい る。また、完全に破壊されないデバイスは、各種 のスクリーニングをパスするため、倡額性上でも 大きな問題となっている。

その対策として、イオンピームを拡大し、電流 密度を小さくする等ィオン注入装置の改良がなさ れているが、完全な解決策となっていない。また、 半導体装置についても、レジストの被覆の仕方お よび回路パターンの工夫等により対策がなされて いるが、万能の対策とはいえない。

特に近年、半導体集積回路はCMOS化され、 ウェハの大口径化に伴い、ますますイオン注入に よる静電破壊が顕著になってきた。

以下、CMOS-ICを用いて従来技術を説明 する。

第 5 図 (a) ~ (d) はCMOS-ICのソ ース・ドレイン形成を例示したものである。第5 図において、1はシリコン基板、2はこのシリコ ン基板1とは反対の導電型を持つウェル領域、3 は分離酸化膜、4はゲート酸化膜、5はポリシリコンまたはポリサイドで形成されたゲート電極、5′はM0Sキャパシタを形成する電極、6はダイシングラインである。

第5 図(a)はシリコン基板1中にウェル領域2を形成し、次に、分離酸化膜3を形成し、続いてゲート酸化膜4を形成した後、ポリンリコンをCVD法により堆積し、ゲート電極5をパターニングした状態を示す図である。

第5 図(b)はウェル領域2 をレジストで被優した後、シリコン基板1 とは反対の専電を持つ本統物をソース・ドレインを形成するため高速度(~10 15/c n s 以上)イオン注入 では入口である。このイオン注入時に、イオンの分には大部分チップ表面から流れ去るが、一部分(b)の場合には特にレジスト7上に帯電しやすい。この地積した電荷がMOSトランジスタやMOSキャバシタの破壊を引き起こすのである。

第5図(c)は、第5図(b)とは反対導電型

めのイオン注入工程を示す図で、ウェル領域2とは反対の導電型をもつ高濃度イオン注入するものである。

この時も第5図(b)と同様な理由により、静

を持つトランジスタのソース・ドレイン形成のた

ての時も第5 図(b)と同様な理由により、静 電破 物発生する。 この種の静電破 壊 は ウ ロ 中 で発生しやすく (X 印のチップ)、また に レ シ で (d) のように ダイ レ ン グライ ン 6 上を レ レ す で で 被 要 すると、 一層 静電 破 壊 が 発生 し や す また、 この 静電 破 壊 的 に ウ ェ へ の そ きくすると、 な お 一層 発生 し や す い こ と も わ かっ て いる。

第7図はウェハ上の電荷の逃げる様子を示した 模式図である。チップ上に発生した電荷 (中で示す) は、チップ表面の大部分が酸化膜等の絶縁膜 で被覆されているため、表面電流となって流れる。 このためウェハ中心部ではリークパスが長くなる ため、電荷が逃げにくく、帯電しやすい。

(発明が解決しようとする課題)

.(3)

このように、従来の半導体装置の製造方法は、 イオン注入に伴いウェハが帯電し、MOSトラン シスタやMOSキャパシタが破壊されるという問題点があった。

この発明は、上記のような個題点を解消するためになされたもので、ウェハ中心部の電荷を容易に逃がすようにし、ウェハ中心部の静電破壊を防止するとともに、ウェハ径にも依存しない静電破壊防止対策を施した半導体装置を提供することを目的とするものである。

(課題を解決するための手段)

この発明に係る半導体装置は、ウェハチップの それぞれのダイシングライン上に、 導電性の配線 を配置し、この導電性の配線を介して半導体装置 の製造工程中に発生する帯電電荷を速がすもので ある。

〔作用〕

この発明においては、すべてのチャプのダイシングライン上に導電性の配線を施したことにより、 角チャプ毎に帯電電荷が互いに孤立化し、かつ速 (4)

やかに除去される。

(実施例)

以下、この発明の一実施例を図面に基づきCMOS-ICを例にして説明する。

第1図(a)~(c) はこの発明の一実施例を示すCMOS-ICの工程断面図で、1 はシリコン基板、2 はこのシリコン基板1 とは反対の導電型を持つウェル領域、3 は分離酸化膜、4 はゲート酸化膜、5 はボリシリコンまたはポリサイドで形成されるゲート電極、5 ′ は MOSキャ パシタを形成する電極、6 はダイシングライン、7 はレシスト、8 は導電性の配線である。

第1 図(a)はシリコン基板1中にウェル領域2 を形成し、次に、分離酸化膜3を形成し、線にてゲート酸化膜4を形成した後、ポリシリコンをCVD法により堆積し、低抵抗化のため、ポリシリコンにリン拡散するか、高融点シリサイドをストッタリング等により堆積し、ゲート電極5 および導電性の配線8をパターニングした状態をデする。ことで重要なことは、ダイシングライ

ン 6 上に低抵抗化されたポリシリコンの導電性の 配線 8 を配置していることである。

第1 図 (c) は、第1 図 (b) とは反対の導電型を持つトランジスタのソース・ドレイン形成工程で、ウェル領域2 とは反対の導電型を持つ不純物を高濃度イオン注入する状態を示す図である。 この場合も第1 図 (b) と同様に動作する。この

(7)

以上就明したように、ウス・カーの発明したように、ウッスを開けたい、ウッスを発生した。カーのでは、ウッスでは、カーのでは、ウッスでは、カーのでは、ウッスを発生する。中では、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、カーのでは、大口では、カーのでは、

第1 図は この発明の一実施例を示す C M O S ー I C の工程断面図、第2 図は この発明による 導電性の配線を配置したウェハの模式図、第3 図は 導電性の配線の他の例を示す平面図、第4 図は 従来の C M O S ー I C の工程断面図、第6 図はウェハ上に 帯電状況を示す平面図、第7 図はウェハ上に 帯電した電荷の流れ状況を説明するための図である。

図において、1はシリコン基板、2はウエル領

様子を模式的に図示したのが第2図である。この図では、ダイシングライン6上に配置された導電性の配線8がウェハ上に格子状に配置され、ウェハの周囲には装置との接地をよくするため、同じ材料のポリシリコンまたはポリサイドを残してある。

てのように、チップのグイシングライン 6 を利 川し、海電性の配線 8 を格子状に配置することに より、イオン注入時に発生する電荷を一層すみや かに流し去ることができる。

なお、上記第2図の例は導電性の配線8を格子状に配置したが、第3図のように亀の子状に配置してもよいし、導電性の配線8は、第3図のA-A線の断面図に相当する第4図のようにチップの一部に乗り上げていても良い。

また、上配ではイオン注入時の静電破壊について述べたが、プラズマアッシング、プラズマドライエッチング等のプロセス中の帯電に対しても極めて有効である。


(発明の効果)


(8)

域、3 は分離酸化膜、4 はゲート酸化膜、5 はゲート電極、5 ′ はキャ パシク電極、6 はダイシングライン、7 はレジスト、8 はダイシングライン上に配置された導電性の配線である。

なお、各図中の同一符号は同一または相当部分 を示す。

代理人 大 岩 増 雄 (外2名)





手 校 補 正 春(自発)

圍

平成 3年 7月 9日

特許庁長官殿

平 1.事件の表示 特顧昭 2-206261号

2. 発明の名称 半導体装置の製造方法

3. 補正をする者

本件との関係 特許出顧人 住 所 東京都千代田区丸の内二丁目2番3号 名 称 (601)三菱電機株式会社 代表者 志 岐 守 哉

4.代 理 人

住 所 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

氏名 (7375) 弁理士 大岩 增雄 (連絡失03(213)3421特許部)

3. 7.11

5 . 補正の対象 明細書の発明の詳細な説明の概 6 . 補正の内容 明細書の第 5 頁 2 0 行の「角チップ」を、「各 チップ」と補正する。

旦 上

(2)